德赢ac米兰官方区域合作伙伴 - 德赢平台,德赢ac米兰官方区域合作伙伴

【科普小贴士】MOSFET的性能：电容的特性

judy — Tue, 28 Dec 2021 07:15:58 +0000

【科普小贴士】MOSFET的性能：电容的特性

judy 周二, 12/28/2021 - 15:15

C_iss、C_rss和C_oss的电容特性是影响MOSFET开关特性的重要因素。

C_iss：输入电容（C_iss＝C_gd＋C_gs）

⇒栅极-漏极和栅极-源极电容之和：它影响延迟时间；C_iss越大，延迟时间越长。

C_rss：反向转移电容（C_rss＝C_gd）

⇒栅极-漏极电容：C_rss越大，漏极电流上升特性越差，这不利于MOSFET的损耗。高速驱动需要低电容。

C_oss：输出电容（C_oss＝C_gd＋C_ds）

⇒栅极-漏极和漏极-源极电容之和：它影响关断特性和轻载时的损耗。如果_Coss较大，关断dv／dt减小，这有利于噪声。但轻载时的损耗增加。

图3-11（a）MOSFET的电容模型

图3-11（b）MOSFET的典型电容特性

文章来源：东芝半导体

详解运算放大器线性应用的三个重点

judy — Tue, 28 Dec 2021 02:35:48 +0000

详解运算放大器线性应用的三个重点

judy 周二, 12/28/2021 - 10:35

集成运算放大器是采用一定制造工艺将大量半导体三级管、电阻、电容等元件以及它们之间的连线制作在同一小块单晶硅的芯片上，并具有一定功能的电子电路。

本文重点讲解运算放大器的线性应用，线性应用重点掌握集成运放的传输特性、理想运放的特性，以及基本的同相放大器、反相放大器、加法电路、减法电路、积分电路和微分电路。

1. 运放的传输特性

运算放大器的传输特性曲线如下图：

线性区满足：

由于运放的电压增益值很高，容易导致电路性能不稳定，并且线性区非常窄，为了使集成运放所组成的各种应用电路能稳定地工作在线性区，必须引入负反馈。

若运放处于开环或是正反馈的状态下，运放工作在非线性区，这时可以用作比较器：

2. 虚短和虚断

理想运放的特性是：

开环电压增益视为无穷；
输入电阻视为无穷；
输出电阻视为零。

因此，当运放工作在线性区时，可将同向输入端和反向输入端电压视为相等，称为“虚短”。

由于输入电阻也视为无穷，因此输入电流可视为零，称为“虚断”。

注意：

“虚”字，都不是真正的短路和断路，只是在计算时，将电压视为相等，电流视为零，实际中没有短路和断路的现象。
另外，只有运放工作在线性区时才具有“虚短”特性。

3. 典型运算电路

运算电路是运放引入深度负反馈，这时的运放工作在线性区，具有“虚短”和“虚断”的两大特点，这也是分析运算电路的基本出发点。

大家熟悉以下几个基本的运算电路，有助于求解复杂的运算电路。

免责声明：本文为网络转载文章，转载此文目的在于传播相关技术知识，版权归原作者所有，如涉及侵权，请联系小编删除(联系邮箱：service@eetrend.com )。

利用封装天线技术简化60GHz汽车车内雷达传感器设计

judy — Fri, 24 Dec 2021 08:24:02 +0000

利用封装天线技术简化60GHz汽车车内雷达传感器设计

judy 周五, 12/24/2021 - 16:24

毫米波雷达为汽车和工业应用提供了一种主要的感应方式，即使在恶劣的环境条件下，它也能够远距离、以出色的角度和速度精度检测距离为几厘米至几百米的物体。

典型的雷达传感器包含一个雷达芯片组以及其他电子元件，例如电源管理电路、闪存和接口外设，所有这些都装配在一个印刷电路板(PCB)上。发送天线和接收天线通常也在PCB上实现，但要提高天线性能，则需要使用高频基板材料（例如Rogers RO3003），而这会增加PCB的成本和复杂性。此外，天线可能会占用多达30%的布板空间（图1）。

图1：PCB上的雷达传感器天线占用约30%的布板空间

封装天线技术

可以设计天线元件直接集成到封装基板中的毫米波传感器，从而减小传感器的尺寸并降低传感器设计的复杂性。图2展示了一种背腔式E形贴片天线元件，该元件将60GHz或77GHz的毫米波辐射到自由空间中。通过在器件的封装中布置多个上述天线元件，可以创建一个多输入多输出(MIMO)阵列，该阵列能够感应三维空间中的物体和人。

图2：背腔式E形贴片天线元件

图3显示了AWR6843AOP器件上三个发射器天线元件和四个接收器天线元件的布置情况。该天线可以在方位角和仰角方向上实现宽视野。

图3：具有封装天线元件的AWR6843AOP器件形成MIMO阵列

下表显示了天线阵列的主要规格。

性能参数

性能值

元件增益

6.5dBi

带宽

5GHz

E面波束宽度

144度

H面波束宽度

110度

方位角分辨率

29度

仰角分辨率

29度

视轴处的角度估算精度

3度

表1：天线元件性能数据

封装天线技术可以为开发人员带来以下优势：

较小的尺寸，可实现超小型传感器设计。采用TI封装天线技术的雷达传感器比在PCB上装配天线的传感器尺寸小约30%。
由于PCB层叠不需要昂贵的高频基板材料（例如Rogers RO3003），因此可以降低物料清单成本。
由于不再需要天线工程师设计天线、通过工具仿真性能和设计实际电路板来表征不同参数的性能，因此可以降低设计成本。
由于从硅片到天线的布线更短，因此可以提高效率和降低功率损耗。

对于MIMO系统而言，在小型且经济高效的封装解决方案中实现高性能天线非常具有挑战性。现有的解决方案是在塑封的顶部或底部布置天线元件；辐射信号穿过这种塑封材料时会产生损耗，从而降低效率并触发产生杂散辐射的基板模式。另一方面，利用倒装芯片封装技术，可以将天线放置在无塑封的基板上。此外，天线和硅片可以在多层基板上重叠，从而使解决方案更加紧凑。

封装天线技术如何帮助实现车内感应

随着欧洲新车安全评鉴协会等全球监管机构致力于解决儿童因遗留在车内而中暑身亡的问题，汽车制造商和一级制造商开始使用60GHz毫米波传感器，用于准确检测车内、甚至处于恶劣环境条件下的儿童和宠物。

鉴于车辆的内部设计迥异，为了实现无缝集成，传感器的外形尺寸必须非常小。例如，可能很难将传感器集成到具有全景天窗的车顶中；相反，必须将其集成在空间受限的位置，例如后视镜周围的顶部控制台或柱子上。

图4：传感器中PCB板载天线与封装天线的对比

传感器上的单贴片宽视野天线非常适于放置在车辆的顶篷内衬下方，甚至是柱的正面位置。该天线支持各种车内感应用例，例如对车内两排座椅（包括搁脚空间）之间的儿童、宠物或乘客进行检测和定位。该传感器以低功耗模式运行，还可以在恶劣的环境条件下进行入侵检测。

开发人员还能够从集成式数字信号处理器(DSP)、微控制器单元(MCU)、雷达硬件加速器和片上存储器中受益。通过将射频、数字和天线元件集成在单个芯片上，可以显著降低设计复杂性，有助于更快、更简单地进行设计。

使用60GHz封装天线毫米波传感器的车内儿童和乘员检测参考设计可提供对车内任何座椅位置儿童和成人的检测结果。该传感器放置于车顶位置。下方的图5、6和7展示了相关结果。观看视频了解更多详情。

图5：检测汽车后排座椅上的儿童（使用洋娃娃模拟正在呼吸的婴儿）（视频）

图6：检测并定位四个乘员：驾驶员、乘客以及位于后排座椅上的一名成人和一名儿童（视频）

图7：检测车辆附近的入侵者（视频）

封装天线技术可帮助雷达传感器设计人员创建和设计外形尺寸超小的传感器，不仅减少了工作量、缩短了上市时间，同时还实现了系统级成本优势。通过实现车内儿童检测、安全带提醒装置、驾驶员生命体征检测和手势控制等多种应用，TI的60GHz AWR6843AOP传感器可简化车内感应。

其他资源

访问AWR6843AOP产品文件夹以获取数据表，并观看视频。
阅读参考设计文档，了解有关车内儿童和乘员检测测试的更多信息（包括算法和处理链）。
购买AWR6843AOPEVM评估套件并测试参考软件。

关于德州仪器(TI)

德州仪器（TI）（纳斯达克股票代码：TXN）是一家全球性的半导体公司，致力于设计、制造、测试和销售模拟和嵌入式处理芯片，用于工业、汽车、个人电子产品、通信设备和企业系统等市场。我们致力于通过半导体技术让电子产品更经济实用，创造一个更美好的世界。如今，每一代创新都建立在上一代创新的基础之上，使我们的技术变得更小巧、更快速、更可靠、更实惠，从而实现半导体在电子产品领域的广泛应用，这就是工程的进步。这正是我们数十年来乃至现在一直在做的事。欲了解更多信息，请访问公司网站www.ti.com.cn。

AC/DC转换方法介绍——变压器方式

judy — Fri, 24 Dec 2021 06:13:46 +0000

AC/DC转换方法介绍——变压器方式

judy 周五, 12/24/2021 - 14:13

AC/DC转换有变压器方式和开关方式。本节介绍变压器方式。

变压器方式

这是普通AC/DC转换器的变压器方式电路结构。

变压器方式的电路结构示例

下图显示了变压器方式电压波形的变化。

变压器方法首先需要通过变压器将交流电压降压到适当的交流电压（例如，从AC100V降至AC10V等）。这属于AC/AC转换，降压值由变压器的绕组比设定。

接下来，通过二极管桥式整流器对经过变压器降压的交流电压进行全波整流，转换为脉冲电压。

最后，经电容器平滑并输出纹波小的直流电压，这是最传统的AC/DC转换方法。

变压器方式的波形推移

文章来源：Rohm

三分钟看懂雪崩光电二极管

judy — Fri, 24 Dec 2021 06:07:30 +0000

三分钟看懂雪崩光电二极管

judy 周五, 12/24/2021 - 14:07

雪崩光电二极管是由日本工程师“Jun-ichi Nishizawa”于 1952 年设计的。雪崩光电二极管是一种非常灵敏的半导体探测器，它利用光电效应将光转化为电。

在光纤通信系统中，使用雪崩光电二极管等单个组件将光转换为电信号。在雪崩过程中，电荷载流子是通过碰撞产生的。光粒子状光子会产生许多电子，进而产生电流。

什么是雪崩光电二极管

与其他二极管相比，使用雪崩方法提供额外性能的二极管称为雪崩光电二极管。

雪崩光电二极管将光信号变为电信号，可以在高反向偏压下工作。雪崩光电二极管的符号是类似齐纳二极管。

雪崩光电二极管结构

PIN 光电二极管和雪崩光电二极管的结构相似，包括两个重掺杂区和两个轻掺杂区，重掺杂区域是 P+ 和 N+，而轻掺杂区域是 I 和 P。

在本征区中，与 PIN 光电二极管相比，雪崩光电二极管的耗尽层宽度相当薄。此处，p+ 区的作用类似阳极，而 n+ 区的作用类似阴极。

与其他光电二极管相比，雪崩光电二极管在高反向偏置条件下工作。因此，通过光撞击或光子形成的电荷载流子使雪崩倍增。雪崩作用可使光电二极管的增益提高数倍，以提供高灵敏度范围。

工作准则

雪崩击穿主要发生在光电二极管承受最大反向电压时，该电压增强了耗尽层之外的电场。当入射光穿透 p+ 区域时，它会在电阻极大的 p 区域内被吸收，然后生成电子-空穴对。

只要存在高电场，电荷载流子包括其饱和速度就会漂移到 pn+ 区域。当速度最高时，载流子将通过其他原子碰撞并产生新的电子-空穴对，巨大的电荷载流子对将导致高光电流。

雪崩光电二极管操作

雪崩光电二极管操作可以完全在耗尽模式下完成。但是，除了线性雪崩模式之外，它们还可以在盖革模式下工作。在这种工作模式下，光电二极管可以在上述击穿电压下工作。目前正在推出另一种模式，即“亚盖革模式”。

光纤通信中的雪崩光电二极管

在光纤通信 (OFC) 系统中，雪崩光电二极管通常用于弱信号的识别，但电路需要进行足够的优化以实现高信噪比 (S/N)。这里，SNR 是为了获得完美的信噪比，量子效率应该很高，因为这个值几乎是最大值，所以大部分信号都被注意到了。

雪崩光电二极管特性

雪崩光电二极管是高度灵敏、基于高速的二极管，它通过施加反向电压来工作的内部增益方法。与 PIN 型光电二极管相比，这些二极管测量低范围光，因此用于需要高灵敏度不同的应用中，如光距离测量和远距离光通信。

肖特基二极管4大特性，你都知道吗？

judy — Fri, 24 Dec 2021 03:54:54 +0000

肖特基二极管4大特性，你都知道吗？

judy 周五, 12/24/2021 - 11:54

前言

肖特基二极管是重要的电子元器件，因为其承载着保护电路的重要作用，所以显得格外的不可或缺，我们都知道在选择肖特基二极管时，主要看它的正向导通压降、反向耐压、反向漏电流等。

但我们却很少知道其在不同电流、不同反向电压、不同环境温度下的关系是怎样的，在电路设计中知道这些关系对选择合适的肖特基二极管显得极为重要，尤其是在功率电路中。知道其特性，对于我们的使用也更加得心应手，下面这篇文章将带你一起去探索神秘的肖特基二极管特性。

1、正向导通压降与导通电流的关系

在肖特基二极管两端加正向偏置电压时，其内部电场区域变窄，可以有较大的正向扩散电流通过PN结。

只有当正向电压达到某一数值(这一数值称为“门槛电压”，锗管约为0.2V，硅管约为0.6V)以后，肖特基二极管才能真正导通。

但肖特基二极管的导通压降是恒定不变的吗?它与正向扩散电流又存在什么样的关系?通过下图的测试电路在常温下对型号为SM360A的肖特基二极管进行导通电流与导通压降的关系测试，可得到所示的曲线关系：正向导通压降与导通电流成正比，其浮动压差为0.2V。

从轻载导通电流到额定导通电流的压差虽仅为0.2V，但对于功率肖特基二极管来说它不仅影响效率也影响肖特基二极管的温升，所以在价格条件允许下，尽量选择导通压降小、额定工作电流较实际电流高一倍的肖特二极管。

2、正向导通压降与环境的温度的关系

在我们开发产品的过程中，高低温环境对电子元器件的影响才是产品稳定工作的最大障碍。环境温度对绝大部分电子元器件的影响无疑是巨大的，肖特基二极管当然也不例外，在高低温环境下通过对SM360A的实测数据表的关系曲线可知道：肖特基二极管的导通压降与环境温度成反比。

在环境温度为-45℃时虽导通压降最大，却不影响肖特基二极管的稳定性，但在环境温度为75℃时，外壳温度却已超过了数据手册给出的125℃，则该二极管在75℃时就必须降额使用。这也是为什么开关电源在某一个高温点需要降额使用的因素之一。

3、肖特基二极管漏电流与反向电压的关系

在肖特基二极管两端加反向电压时，其内部电场区域变宽，有较少的漂移电流通过PN结，形成我们所说的漏电流。

漏电流也是评估肖特基二极管性能的重要参数，肖特基二极管漏电流过大不仅使其自身温升高，对于功率电路来说也会影响其效率，不同反向电压下的漏电流是不同的，关系所示：反向电压愈大，漏电流越大，在常温下肖特基二极管的漏电流可忽略。

4、肖特基二极管漏电流与环境温度的关系

其实对肖特基二极管漏电流影响最大的还是环境温度，是在额定反压下测试的关系曲线，从中可以看出：温度越高，漏电流越大。

在75℃后成直线上升，该点的漏电流是导致肖特二极管外壳在额定电流下达到125℃的两大因素之一，只有通过降额反向电压和正向导通电流才能降低肖特基二极管的工作温度。

为什么PCB走线中避免出现锐角和直角？

judy — Fri, 24 Dec 2021 03:30:30 +0000

为什么PCB走线中避免出现锐角和直角？

judy 周五, 12/24/2021 - 11:30

文章来源：硬件十万个为什么

射频、高速数字电路：禁止锐角、尽量避免直角

如果是射频线，在转角的地方如果是直角，则有不连续性，而不连续性将易导致高次模的产生，对辐射和传导性能都有影响。RF信号线如果走直角，拐角处的有效线宽会增大，阻抗不连续，引起信号反射。为了减小不连续性，要对拐角进行处理，有两种方法：切角和圆角。圆弧角的半径应足够大，一般来说，要保证：R>3W。

锐角、直角走线
锐角走线一般布线时我们禁止出现，直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？

从原理上说，锐角、直角走线会使传输线的线宽发生变化，造成阻抗的不连续。

线宽变化导致阻抗变化

当走线的等效宽度变化的时候，会造成信号的反射。我们可以看到：

我们走线的时候，如果线宽发生变化，则会导致走线阻抗变化。

微带线（microstrip line）

•它由一根带状导线与地平面构成，中间是电介质。如果电介质的介电常数、线的宽度、及其与地平面的距离是可控的，则它的特性阻抗也是可控的，其精确度将在±5％之内。

带状线（stripline）

带状线就是一条置于两层导电平面之间的电介质中间的铜带。如果线的厚度和宽度，介质的介电常数，以及两层接地平面的距离都是可控的，则线的特性阻抗也是可控的，且精度在10%之内。

阻抗不连续就会反射

锐角最差，直角次之，钝角再次之，圆角再次之，直线最好。

当驱动器发射一个信号进入传输线时，信号的幅值取决于电压、缓冲器的内阻和传输线的阻抗。驱动器端看到的初始电压决定于内阻和线阻抗的分压。

反射系数

其中-1≤ρ≤1

当ρ=0时无反射发生

当ρ=1(Z 2 =∞，开路)时发生全正反射

当ρ=-1(Z 2 =0，短路)时发生全负反射

初始电压，是源电压Vs（2V）经过Zs（25欧姆）和传输线阻抗（50欧姆）分压。

Vinitial=1.33V

后续的反射率按照反射系数公式进行计算

源端的反射率，是根据源端阻抗（25欧姆）和传输线阻抗（50欧姆）根据反射系数公式计算为-0.33；

终端的反射率，是根据终端阻抗（无穷大）和传输线阻抗（50欧姆）根据反射系数公式计算为1；

我们按照每次反射的幅度和延时，在最初的脉冲波形上进行叠加就得到了这个波形，这也就是为什么，阻抗不匹配造成信号完整性不好的原因。

由于连接的存在、器件管脚、走线宽度变化、走线拐弯、过孔会使得阻抗不得不变化。所以反射也就不可避免。

除了反射还有什么原因么？

直角走线的对信号的影响就是主要体现在三个方面

一是拐角可以等效为传输线上的容性负载，减缓上升时间；

二是阻抗不连续会造成信号的反射；

三是直角尖端产生的EMI。

四还有一种说法：锐角会在生产过程中，造成生产有腐蚀物残留，不易加工，应该对于目前的PCB加工工艺来说不是什么困难，不作为理由。

传输线的直角带来的寄生电容可以由下面这个经验公式来计算：
C=61W(Er)1/2/Z0

在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。

举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
通过计算可以看出，直角走线带来的电容效应是极其微小的。

由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。

很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。

总的说来，直角走线并不是想象中的那么可怕。至少在非射频及高速电路的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。

注：部分内容摘录自网易博客。

拒绝EMI干扰，三种屏蔽类型的多芯导线如何选？

judy — Thu, 23 Dec 2021 08:35:34 +0000

拒绝EMI干扰，三种屏蔽类型的多芯导线如何选？

judy 周四, 12/23/2021 - 16:35

文章来源：得捷电子DigiKey

多芯导线通常用于信号传输，因此也经常需要屏蔽，以减少EMI对应用信号质量的影响。屏蔽可阻挡不必要的EMI干扰，在干扰影响重要的信号导线之前将它传导到地面。

并不是每根电缆都需要进行屏蔽，但在为嘈杂的环境（例如工厂地面或电力传输系统附近）选择电缆时，屏蔽应该是你要首先考虑的因素之一。在为应用选择适当的屏蔽前，只需稍加考虑即可免去日后数周的故障排除之忧。

那么，应选择哪种屏蔽电缆呢？一般来说主要有三种电缆屏蔽——箔片、编织和螺线。

下表并排比较了三种不同的屏蔽类型；借助此表，即可确定适合你应用需求的最佳屏蔽类型。

如何利用PCB设计改善散热

judy — Thu, 23 Dec 2021 02:26:04 +0000

如何利用PCB设计改善散热

judy 周四, 12/23/2021 - 10:26

对于电子设备来说，工作时都会产生一定的热量，从而使设备内部温度迅速上升，如果不及时将该热量散发出去，设备就会持续的升温，器件就会因过热而失效，电子设备的可靠性能就会下降。因此，对电路板进行很好的散热处理是非常重要的。

1 、加散热铜箔和采用大面积电源地铜箔。

根据上图可以看到：连接铜皮的面积越大，结温越低

根据上图，可以看出，覆铜面积越大，结温越低。

2、热过孔

热过孔能有效的降低器件结温，提高单板厚度方向温度的均匀性，为在 PCB 背面采取其他散热方式提供了可能。通过仿真发现，与无热过孔相比，在器件热功耗为 2.5W 、间距 1mm 、中心设计 6x6 的热过孔能使结温降低 4.8°C 左右，而 PCB 的顶面与底面的温差由原来的 21°C 减低到 5°C 。热过孔阵列改为 4x4 后，器件的结温与 6x6 相比升高了 2.2°C ，值得关注。

3、IC背面露铜，减小铜皮与空气之间的热阻

4、PCB布局

大功率、热敏器件的要求。

a、热敏感器件放置在冷风区。

b、温度检测器件放置在最热的位置。

c、同一块印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如小信号晶体管、小规模集成电路、电解电容等）放在冷却气流的最上流（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集成电路等）放在冷却气流最下游。

d、在水平方向上，大功率器件尽量靠近印制板边沿布置，以便缩短传热路径；在垂直方向上，大功率器件尽量靠近印制板上方布置，以便减少这些器件工作时对其他器件温度的影响。

e、设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动路径，合理配置器件或印制电路板。空气流动时总是趋向于阻力小的地方流动，所以在印制电路板上配置器件时，要避免在某个区域留有较大的空域。整机中多块印制电路板的配置也应注意同样的问题。

f、对温度比较敏感的器件最好安置在温度最低的区域（如设备的底部），千万不要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局。

g、将功耗最高和发热最大的器件布置在散热最佳位置附近。不要将发热较高的器件放置在印制板的角落和四周边缘，除非在它的附近安排有散热装置。在设计功率电阻时尽可能选择大一些的器件，且在调整印制板布局时使之有足够的散热空间。

h、元器件间距建议：

参考文档：PCB散热技术分析姓名：吉仕福

复位电路很简单，但却有很多门道

judy — Wed, 22 Dec 2021 07:11:05 +0000

复位电路很简单，但却有很多门道

judy 周三, 12/22/2021 - 15:11

今天我们来聊聊聊聊复位电路的基础，本文的主要内容有:

复位电路概述
同步复位电路
异步复位电路
复位策略——复位网络

1、复位电路概述

复位信号在数字电路里面的重要性仅次于时钟信号。对电路的复位往往是指对触发器的复位，也就是说电路的复位中的这个“电路”，往往是指触发器，这是需要注意的。

有的电路需要复位信号，就像是有的电路需要时钟信号那样，而有的电路是不需要复位信号的。

复位又分为同步复位和异步复位，这两种各有优缺点。

下面我们主要来说说复位信号的用途和不需要复位信号的情况。

(1)复位的目的

复位最基本的目的就是使电路(主要是触发器)进入一个能稳定操作的确定状态(主要是触发器在在某个确定的状态)，主要表现为下面两点:

①使电路在复位后从确定的初始状态运行:

● 上电的时候，为了避免上电后进入随机状态而使电路紊乱，这个时候你就需要上电复位了。

● 有时候，电路在某个状态下，你想或者别人要求你从电路的初始状态开始进行延时你的电路功能，这个时候你就要对你的电路进行复位，让它从最初的状态开始运行。

②使电路从错误状态回到可以控制的确定状态：

有的时候，你的电路发生了异常，比如说状态机跑飞了、系统供电炸了之类的，总之就是电路运行得不正常了，这个时候你就要对电路进行复位，让它从错误的状态回到一个正常的状态。

上面说的都是和实际电路有关的，下面我们就从电路仿真的角度看一下复位信号的重要性。

● 仿真的要求

复位信号在仿真里面主要是使电路仿真时具有可知的初始值:

在仿真的时候，信号在初始状态是未知状态(也就是所谓的x，不过对信号初始化之后的这种情况除外，因为仿真的时候对信号初始化就使信号有了初始值，这就不是x了)。

对于数据通路(数字系统一般分为数据通路和控制通路，数据通路一般是对输入的数据进行处理，控制通路则是对运行的情况进行操作)，在实际电路中，只要输入是有效数据(开始的时候可能不是有效的)，输出后的状态也是确定的；在仿真的时候，也是输入数据有效了，输出也就确定了。也就是说，初始不定态对数据通路的影响不明显。

对于控制通路，在实际电路中，只要控制通路完备(比如说控制通路的状态机是完备的)，即使初始状态即使是不定态，在经过一定的循环后，还是能回到正确的状态上；然而在仿真的时候就不行了，仿真的时候由于初始状态为未知态，控制电路一开始就陷入了未知态;仿真跟实际电路不同，仿真是“串行”的，仿真时控制信号的初始不定态会导致后续的控制信号结果都是不定态，也就是说，初始的不定态对控制通道是致命的。

(2)不需要复位信号的一些情况

复位信号很重要，但是并不是每一部分的电路都需要复位电路，一方面是复位电路也消耗逻辑资源、占用芯片面积，另一方面是复位信号会增加电路设计的复杂性(比如要考虑复位的策略、复位的布局布线等等)。

当某个电路的输出在任何时刻都可以不受到复位信号的控制就有正确的值时，比如说数据通路中的对数据进行处理的部分。

在某些情况下，当流水线的寄存器(移位寄存触发器)在高速应用中时，应该去掉某些寄存器的复位信号以使设计达到更高的性能，因为带复位的触发器比不带复位的触发器更复杂，反应也更慢。

对复位信号/电路有一定的概念后，下面我们就来说说复位的方式，也就是同步电路和异步电路以及它们的优缺点。

2、同步复位

(1)同步复位电路

同步复位是指复位信号在时钟有效沿到来时才复位电路(主要是复位触发器)。

因此同步复位的复位信号受到时钟信号的控制。同步复位的触发器RTL代码和电路如下所示:

上面的电路在FPGA中容易综合得到；也有可能综合得到下面这样的电路：

(2)同步复位的优点

①首先同步复位一般能确保电路是100%同步的，因为电路都是由同步时钟触发。

②同步复位会综合为更小的触发器（更小？？感觉有点不太对，可能FPGA跟ASIC不一样吧？）。从前面电路中我们也可以看到，复位电路仅仅是由一个普通的触发器和一个与门构成。

③由于同步复位仅仅发生在时钟的有效沿，当外部的复位信号有毛刺时，时钟可以当做过滤毛刺的手段，也就是说同步复位受到复位信号的毛刺影响小。

④当复位信号是由内部电路产生时，此时复位信号就有可能有毛刺，时钟就可以过滤毛刺。也就是说，可以在那些使用内部信号当做复位信号的设计中，使用同步复位。

(3)同步复位的缺点

①使用同步复位可能使综合工具无法分辨分辨复位信号和其他控制信号，导致进行复位的控制逻辑远离触发器(也就是说，并不是所以的ASIC库都有内置的同步复位逻辑，综合工具可能把符合逻辑综合到触发器自身之外)。

例如对于带同步复位和加载使能的触发器，代码如下所示：

综合得到的电路图如下所示，左边是理想的电路，右边是可能综合出的电路:

这两个电路的功能完全一样，只不过右边电路的复位控制逻辑(即复位与门)在多路复用器之外，也就是远离了触发器。

解决方法就是：一方面这个只是综合工具的问题，一般综合工具会自动识别在敏感列表里面又在条件表达式信号中的第一个信号为复位信号；另一方面，可以在RTL代码编写的时候，加入相关的综合指令，让综合的时候把复位逻辑靠近触发器。

②由于同步复位需要在时钟沿的触发下才能起作用，复位信号是以短脉冲的方式出现时，时钟沿就有可能错失这个复位信号，导致复位脉冲丢失，同步复位电路没有起到作用，时序图如下所示：

解决办法：一方面，可以采用脉冲捕捉电路，这个电路在我的跨时钟域控制信号传输中有讲到。

另一方面，可以将复位信号进行脉冲扩展，维持足够长的时间，这个可以通过一个小的计数器实现，如下图所示:

③同步复位可能有组合逻辑延时，当复位逻辑距离触发器比较远时，这个时候就不能把触发器当做即时响应复位信号的触发器，而是有一定延时的触发器，这个时候就有了复位信号偏移的问题，关于复位信号偏移的描述，我们将在异步复位中进行描述。

解决方法：使用内置的同步复位触发器；综合的时候加入相关的综合指令，这个和①类似。

④我们前面说过，在由内部组合逻辑的产生复位信号的设计中，推荐使用同步复位。其实这也是有缺点的，这是因为这样产生复位信号的组合逻辑一方面在仿真的时候容易出现x态，另一方面在实际电路中，这样的复位信号容易被外部(多个)信号影响。

解决方法：不建议使用内部产生的复位信号；使用异步复位。

⑤门控时钟的同步复位可能无效：使用门控时钟的时候，由于复位信号依赖于时钟，在复位信号发出的时候，时钟可能关闭了。

这个时候就会导致实际的电路没有被复位，如下图所示：

解决方法：只能使用异步复位，并在时钟恢复前移除异步复位。

⑥总线设计中的同步复位问题:

在总线控制中，系统上电复位的时候，我们要求不同芯片之间的总线工作在合理的状态上(比如处于高阻态或者输出)；然而上电之后，由于系统时钟可能仍未正常工作，上电(同步)复位就可能无效，这个时候各个模块(芯片)就可能不会把总线接口设置为特定的状态，(当多个模块同时输出数据到总线上时)就可能导致电平冲突，严重的话会烧坏接口。

解决办法：为了防止芯片上电时内部总线出现竞争，有两种解决办法，一种是采用异步上电复位，如下图所示:

这个时候使用了异步复位，使能信号oe输出0，也就是有了初始的状态

另一种方法是使用复位信号能直接撤销三态使能的电路，如下所示:

从电路图中可以看到复位信号一方面控制了复位逻辑，另一方面控制了三态的使能端;这种技术简化了复位-高阻这个条路径的时序分析。

3、异步复位

(1)异步复位电路

异步复位触发器则是在设计触发器的时候加入了一个复位引脚，也就是说复位逻辑集成在触发器里面。

(一般情况下)低电平的复位信号到达触发器的复位端时，触发器进入复位状态，直到复位信号撤离。带异步复位的触发器电路图和RTL代码如下所示：

(2)异步复位的优点

①使用异步复位的最大好处就是复位路径上没有延时，如上面的图所示，复位信号一直连接到触发器的复位端口，而不是像同步复位那样需要经过一个复位控制逻辑(如与门)。这样子就减少了外界信号的影响。

②与时钟没有关系，不管时钟上升沿有没有到来，只要复位信号一有效，触发器就会复位，也就是基本上做到实时性；由于与时钟没有关系，因此也可以用在门控时钟里面。

③综合工具能自动推断出异步复位而不必加入任何综合指令。

(3)异步复位的缺点

①复位撤离问题

在介绍复位撤离问题之前，先说一下复位恢复时间和去除时间。所谓的复位恢复时间是指撤离一个复位信号时，复位信号从有效跳变为无效的时刻与下一个有效时钟沿之间的这段时间；去除时间是指撤离一个复位信号时，复位信号从有效跳变为无效的时刻与上一个有效时钟沿之间的这段时间（可以类比于触发器的建立时间和保持时间）。如下图所示:

上图中，rst_n1是要求的复位恢复时间，rst_n2满足复位恢复时间，rst_n3复位恢复时间不足。

上图中，rst_nA是要求的复位去除时间，rst_n2满足复位去除时间，rst_n3复位去除时间不足。

从上面的两个图中可以知道，如果你想让某个时钟沿起作用（也就是采数据），那么你就应该在“恢复时间”之前让异步控制信号变无效；如果你想让某个时钟沿不起作用（也就是在这个时钟沿依旧复位），那么你就应该在“去除时间”过后使控制信号变无效。

异步复位信号的恢复和去除时间需要大于一定的时间，如果你的异步复位信号在这两种情况之间（撤离），那么就没法确定时钟沿是否起作用了，即判断不出是复位还是不复位（不复位即是D触发器才输入端的数据）。

介绍了复位恢复时间和去除时间之后，我们就可以看看异步复位信号的问题了。由于异步复位信号与系统时钟毫无关系，复位可以在随时施加，也可以随时撤离。在施加的时候复位信号的时候，不存在任何问题，因为这跟复位恢复时间扯不上关系。

但是，在撤离复位信号的情况下就有问题了，主要有两个问题:

● 当异步复位信号的撤离时刻在时钟有有效沿附近时，就可能导致恢复时间或去除时间不足，即这个时候违背了复位恢复时间或去除时间，这时就可能导致触发器的输出端为亚稳态（注意是可能），如下所示:

但是并不是所有情况都会产生亚稳态，当复位值和此时的的输出相同时，就不会产生亚稳态，如下图所示：

这是因为：复位信号翻转的时候，如果复位信号判断是低电平，输出就复位即一定是低电平；

如果判断复位信号是高电平，输出信号就等于对输入信号的采样值。图里面输入信号就是低电平，不管你是复位还是不复位，输出一直是低电平，没有亚稳态。

● 复位状态不一致的问题:

复位信号很时钟信号一样，复位通过复位网络到达各个触发器。一方面，复位网络具有非常大的扇出和负载，到达不同的触发器存在不同的延时，也就是存在复位偏移，因此撤离异步复位的时刻也是不一样的；

另一方面，由于时钟网络也存在时钟偏移。这个时候异步复位信号就有可能在不同的触发器的不同时钟周期内进行撤离，也就是说异步复位的信号不一致，如下图所示:

异步复位信号a是异步复位信号源，异步复位信号b、c、d是到达触发器的异步信号。

我们可以看到，b信号是在本周期就撤离了复位;c信号则由于复位恢复时间不满足，则可能导致触发器输出亚稳态：而d信号则由于延时太长（但是满足了复位去除时间），在下一个周期才撤离复位。

撤离问题的解决方法：异步复位的同步释放

异步复位的同步释放电路也称为复位同步器，这个方法是将外部输入的异步复位信号进行处理，产生另外一个适合用于后面电路的复位信号，这个处理后的复位信号能够异步复位电路中的触发器，又不会存在撤离问题（因为经过了同步）；这个异步复位同步释放的处理电路和RTL代码如下所示:

从图中可以看到，这是用外部异步复位信号来复位一对触发器，这对触发器异步地驱动主复位信号，也就是这对触发器产生电路需要的复位信号，这些复位信号再到达各个触发器，然后进行复位。

理想的异步复位同步释放的时序如下所示:

上图中，在理想的情况下，复位信号在两级D触发器上面的撤离时间可能不一样，这个和复位信号传输到的触发器位置和触发器的时钟沿有关。理想情况下的复位信号传输到目标触发器都能够同时撤离，并且不在时钟有效沿附近。

实际情况一般不是那么理想的，当不是理想的情况下，也就是说复位信号到达目标寄存器存在时钟偏移，并且复位信号有可能在时钟有效沿附近撤离，这个时候复位器出现的问题就有三种：第一级OK，第二级出现问题；第一级出现问题，第二级OK；两级都出现问题。

下面我们就来看看这三种情况下产生的复位信号是什么情况：

第一级的撤离没有问题，第二级的撤离出现在时钟的有效沿附近，也就是说第二级的D触发器的撤离时间不满足复位恢复时间或者去除时间，这时候的时序图如下所示:

我们可以看到无论是触发器判断此刻是复位还是不复位，输出都是一样的，也就是说，输出rst_n不是亚稳态，而是确定的值。

第一级的撤离出现问题，第二级的撤离没有问题，这时候的时序图如下所示：

我们可以看到，第一级触发器虽然产生了亚稳态，但是由于第二级触发器的存在，亚稳态并没有传播下去，得到的复位信号依然是干净的，只不过这个复位信号可能延长多一个周期而已（这是因为亚稳态稳定后的可能态引起的）。

最极端的一种情况是，两级的撤离都不满足复位恢复时间或者去除时间，这时候的时序图如下所示：

我们可以看到第一级触发器产生了亚稳态，但是由于第二级触发器的存在，亚稳态没有传播下去；虽然第二级触发器的复位信号撤离也在时钟有效沿附近，但是跟第一种情况一样，第二级触发器是不会产生亚稳态的。因此即使是极端状态，输出的复位信号也是干净的。

由此我们可以看到，异步复位的同步撤离能够有效地解决撤离导致的复位恢复时间或者去除时间不足的问题，同时把复位信号同步化，解决了复位撤离偏移的问题。

②异步复位的抖动问题

当外部输入的异步复位信号产生毛刺时，任何满足触发器最小复位脉冲宽度的输入都有可能引起触发器复位，这问题是源头上的问题，即使是使用上面的同步器，也还是有同样的敏感问题，时序图如下所示：

解决方法：一个是使用同步复位，另一个就是过滤毛刺了，过滤毛刺和消抖的思路有点像，主要就是经过一段延时之后，在经过逻辑门判断产生外部来的是不是真正复位信号，加上过滤毛刺信号部分的同步撤离电路和时序如下所示：

在上图中，我们可以看到，抖动问题得到了解决。然而这种方法还是有缺点的，主要就是这个延时电路的延时控制可能随着环境而变化，而且延时的时间要合适长才行，绝对不能太短。

③DFT的问题

在DFT的时候，如果异步复位信号不能直接被I/O引脚驱动，就必须将异步复位线和后面的的被驱动电路断开，用来保证DFT扫描和测试能够正确进行。总之异步复位增加了DFT的复杂性。

4、复位策略——复位网络

在数字电路里面，复位信号驱动了很多触发器，仅次于时钟，因此复位也往往形成或者使用复位网络。

复位网络的设计也是有值得斟酌的地方，例如，由于复位的扇出太大，全部的复位不能仅仅由一个端口驱动，也就是不能像下面一样：

既然上面的不行，那就改成下面的呗，也就是使用多各“并联”的同步释放，分担一下负载压力：

然而这种方案还是有问题的，这是第一级的撤离出现问题，第二级的撤离没有问题的时候，亚稳态稳定后的状态可能不一样，导致rst_n的复位不一致，有的复位可能会快/慢一个周期。

最后的方案是，先进行同步释放之后，同步后的复位信号又当做各个部分的异步信号，然后进行同步释放，如下所示：

这样先经过前级的同步释放之后，就不存在亚稳态稳定好导致的输出rst_n不一致的问题了。

最后说一下多时钟域的复位：在多时钟域复位中，外部的异步复位信号的同步释放应该各自的时钟进行同步，比如异步FIFO中，写时钟域就用写时钟进行同步释放；读时钟域就用读时钟进行同步释放。