Cadence

全新的 112G-ELR SerDes IP 可以支持 45dB 插入损耗，拥有卓越的功耗、性能、面积（PPA）指标，是超大规模 ASICs，人工智能/机器学习（AI/ML）加速器

本文探讨一下 BGA 封装和 BGA 串扰的问题。

在 5 个不同的制程节点上装进了超过 47 块小芯片（chiplets），晶体管总数量超过 1000 亿

联电射频芯片设计工具包（RF FDK）和 Cadence RF 方案帮助其共同客户 - 聚睿电子取得卓越 5G 射频设计成果

该解决方案支持无限容量，胜任大型芯片设计项目，与目前其他的方法和流程相比，最多可将生产力提高 10 倍。